

Politechnika Warszawska

Wydział Elektryczny

Informatyka Stosowana

Aleksander Ślepowroński

337626

**Edukacyjny model komputera obliczeniowego
opartego na procesorze 6502**

Pod kierunkiem
dr inż. Andrzeja Olszewskiego

Warszawa, 12 czerwca 2026 r.

Spis treści

Wstęp	3
Opis konstrukcji elektrycznej	5
Zasilanie	5
Moduł resetu.....	5
Generator sygnału zegara	5
Mikroprocesor	6
Pamięć programu.....	6
Pamięć danych.....	7
Moduł komunikacji szeregowej	7
Dekoder adresów	7
Złącza debugowania	8
Właściwości fizyczne	9
Płytką drukowaną	9
Komponenty	10
Proces lutowania	10
Przykładowe uruchomienie	11
Dokumentacje	13

Wstęp

Niniejszy dokument stanowi formalne zwieńczenie tygodni prac, podczas których skupiono się na konstrukcji swojego modelu edukacyjnego komputera o architekturze 8-bitowej. Takowy model pozwoli chętnym uczniom oraz studentom na poznanie podstaw działania komputerów, dając jednocześnie pewne wyobrażenie o zachodzących w nich procesach. Co więcej, prosta składnia języka assemblera zachęci do poszerzania wiedzy w zakresie programowania niskopoziomowego.

Jednym z początkowych etapów projektowania było ustalenie pewnych **warunków**, które jednoznacznie zdefiniowały naturę opracowywanego komputera:


- model oparty na **8-bitowym mikroprocesorze**, zestawiony z zewnętrznymi układami pamięci, zarówno programu, jak i danych
- własnoręcznie opracowany dekodery adresów
- możliwie najprostsza konstrukcja, o ograniczonej liczbie linii sygnałowych
- komunikacja z użytkownikiem za pośrednictwem portu szeregowego
- brak dodatkowego mikrokontrolera

Pierwszy, a także najistotniejszy z warunków, wykreślił z listy rozważań układy AVR, ARM, PIC, a nawet i starsze pozycje, typu 8051. Alternatywnym podejściem byłoby wykorzystanie mikroprocesora Z80; ustępuje on jednak ostatecznie wybranemu układowi 6502 pod względem komplikacji wejść/wyjść, który dodatkowo jest kompatybilny z użytym układem 6551, odpowiedzialnym za komunikację szeregową. Komponent ten również charakteryzuje się prostotą i niezawodnością.


Dla obu układów scalonych – 6502 i 6551 – zdecydowano się na wersje produkcji firmy Rockwell. Dyktowane jest to dobrą dostępnością i niską ceną na polskim rynku. Wersje te posiadają przedrostek *R* w nazwie (odpowiednio: R6502 i R6551). Co więcej, wybrano warianty o zwiększonej częstotliwości taktowania (R6502A, R6551A), zezwalające na pracę z szybkością do 2 MHz.

Komputerowi nadano nazwę *DARK65*, odnoszącą się do ciemnego koloru laminatu oraz pierwszych dwóch cyfr w nazwach najważniejszych użytych układów.


ZASILANIE 5V DC




MODUL RESETU




GENERATOR SYGNAŁU ZEGARA Z DZIELNIKIEM




CPU




ACIA Z INTERFEJSEM RS232




ZŁĄCZA DEBUGOWANIA




ROM



RAM



DEKODER ADRESU



Opis konstrukcji elektrycznej

Tabela 1. Podstawowe parametry elektryczne.

Napięcie wejściowe	9...12	V
Napięcie pracy	5	V
Prąd maksymalny	200	mA

Zasilanie

Złącze zasilania typu *jack* (J10) połączono szeregowo z diodą D2, zabezpieczającą przed odwrotną polaryzacją. Całość poprowadzono do stabilizatora liniowego 7805 (U10), wyposażonego w chłodzenie pasywne. Moduł ten dopełniają kondensatory filtrujące (C20, C21, C22) wraz z diodą LED (D3), sygnalizującą podpięcie do źródła. Dodatkowa dioda D1 pełni funkcję ochronną przy nagłym odłączeniu zasilania. W celach testowych istnieje możliwość wykorzystania złącza J8.

Każdy z kolejnych układów scalonych posiada jeden lub więcej kondensatorów filtrujących zasilanie (C1, C2, C3, C4, C5, C6, C7, C8, C11, C16, C18, C19).

Moduł resetu

Moduł resetowania systemu oparto na komparatorze LM311 (U8), którego wejście odwracające podłączono do potencjometru RV1, definiującego próg załączenia. Natomiast wejście nieodwracające zestawiono z kondensatorem C9, ładowanym przez rezystor R4, zwierany przyciskiem monostabilnym SW1. Komparator wzbogacono o rezystor sprzężenia zwrotnego dodatniego R6. Wyjście typu *otwarty kolektor* wymusiło użycie rezystora podciągającego R5.

Powyższa konstrukcja eliminuje *debouncing* przycisku, a także zapewnia dostatecznie długi impuls sygnału resetującego.

Generator sygnału zegara

Generowanie sygnału zegara taktującego powierzono układowi scalonemu oscylatora SG51P (U3), wytwarzającemu przebieg prostokątny o częstotliwości $f_{osc} = 4$ MHz. Oscylator sparowano z dzielnikiem wykorzystującym parę przerzutników typu D, zawartych w jednej obudowie układu 74LS74 (U2). Ustawienie łącznika JP1 zezwala na tryb /2 lub /4, ostatecznie tworząc sygnał o częstotliwości, odpowiednio, $f_{\phi_0} = 2$ MHz lub $f_{\phi_0} = 1$ MHz, a więc w bezpiecznym zakresie dla mikroprocesora.

Zwarcie łącznika JP2 wyłącza układ oscylatora, którego wyjście przechodzi w stan wysokiej impedancji. Daje to możliwość zapewnienia zewnętrznego przebiegu na złączu J4.

Mikroprocesor

Jednostkę główną komputera otoczono trójką rezystorów podciągających (R1, R2, R3), wpasowując się w wymagania dokumentacji technicznej układu. Podane rezystory odpowiadają wejściowym sygnałom sterującym, kolejno:

- NMI – (*Non Maskable Interrupt*) aktywowany stanem niskim, wymusza przerwanie niemaskowalne (niezależne od stanu flagi przerwań)
- IRQ – (*Interrupt Request*) aktywowany stanem niskim, wymusza przerwanie maskowalne
- RDY – (*Ready*) zezwala na pracę mikroprocesora

Zarządzanie sygnałem taktującym odbywa się na dwóch liniach (ϕ_1 jest nieużywane):

- ϕ_0 – wejście przebiegu zegara, podłączone do układu dzielnika
- ϕ_2 – wyjście przebiegu zegara systemowego przesuniętego w czasie, taktującego układy dekodera adresów pamięci oraz układ komunikacji szeregowej

Korzystanie z linii ϕ_2 zabezpiecza układy przed odczytem niegotowych informacji z szyny danych (D0...D7) i szyny adresowej (A0...A15). Takie podejście jest również nakazane w dokumentacji układu R6551.

Pozostałą część sygnałów sterujących, którą ciężko zakwalifikować do jednej kategorii, można opisać następująco:

- R/W – (*Read/Write*) sygnał wyjściowy wskazujący kierunek danych; stan niski oznacza *pisanie* mikroprocesora do danego układu
- SYNC – sygnał wyjściowy obrazujący obecny cykl wykonywania instrukcji; stan wysoki występuje tylko dla cyklu pobierania kodu operacji
- SO – (*Set Overflow*) aktywowany stanem niskim, ustawia flagę przepełnienia V w rejestrze statusu mikroprocesora
- RESET – aktywowany stanem niskim, wymusza przywrócenie stanu mikroprocesora do stanu początkowego (tzw. *reset sprzętowy*)

Nieużywane linie sygnałowe połączono ze złączami debugowania J1 i J3, w celu ewentualnego badania tych linii lub chęci zmiany ich stanu.

Pamięć programu

Program dostępny dla CPU przechowywany jest w pamięci EEPROM (U6) serii 28Cxxx, o rozmiarze 32 kB (8 x 32768). Czas odczytu wynosi (w zależności od wariantu) do 350 ns, a więc mieści się on w prawidłowym zakresie dla dostępnych częstotliwości zegara taktującego, uwzględniając czas propagacji dekodera adresów.

Pamięć danych

Zmienne wykorzystywane w trakcie wykonywania programu umieszczane są w statycznej pamięci RAM (U4) typu CXK5863, o rozmiarze 8 kB (8 x 8192). Czas dostępu (zależny od wariantu) mieści się w granicy 30 ns. Sygnały sterujące kierunkiem przepływu danych (WE, OE) słusznie powiązano z linią R/W i jej zanegowanym odpowiednikiem.

Moduł komunikacji szeregowej

Segment odpowiedzialny za wymianę danych z użytkownikiem jest najbardziej zaawansowanym. W skład tego modułu wchodzi, przede wszystkim, wcześniej wspomniany układ R6551A, będący interfejsem asynchronicznej komunikacji szeregowej (*Asynchronous Communication Interface Adapter* – ACIA). Element ten posiada wewnętrzne rejestry, ustawiane programowo, wybierane liniami adresowymi A0 oraz A1. Do poprawnego działania wymaga m.in. zewnętrznego rezonatora kwarcowego (Y1), o częstotliwości 1.8432 MHz, wraz z parą kondensatorów ceramicznych (C10, C12).

Do komunikacji szeregowej użyto dwie linie sygnałowe:

- TxD – (*Transmitter Data*) przekazuje dane do świata zewnętrznego (wyjście)
- RxD – (*Receiver Data*) odbiera dane ze świata zewnętrznego (wejście)

Na niewykorzystanych liniach wejściowych wymuszono stan niski lub wysoki, aby komunikacja zachodziła bezwarunkowo. Nieużyte sygnały wyjściowe doprowadzono do złącza debugowania J6, wraz z liniami TxD oraz RxD. Sygnał RxC, z racji dwukierunkowości, połączono z rezystorem R7.

W przypadku odbioru danych układ R6551 generuje impuls na linii IRQ, informując mikroprocesor o potrzebie obsługi tych danych. Maksymalna szybkość przesyłania wynosi 19200 baud, aczkolwiek wartość 9600 baud jest wystarczająca.

Ze względu na różnice poziomów napięć TTL a standardem RS232, wstawiono układ scalony MAX232 (U11), pełniący rolę konwertera napięć. Do prawidłowego działania wymagany jest zestaw kondensatorów (C13, C14, C15, C16). Układ ten jest bezpośrednio połączony z gniazdem DB9 (J9), uczestniczącym w komunikacji szeregowej.

Dekoder adresów

Dla poprawnego wyboru układu docelowego i jednoznacznej komunikacji zaprojektowano moduł dekodujący szynę adresową procesora na linie załączające dane układy. Czynność tę wykonują dwa zestawy bramek logicznych:

- NOT – seria 74LS04 (U5)
- NAND – seria 74LS10 (U7)

Oba układy, będące ze sobą ściśle połączone, realizują mapowanie pamięci zgodnie z Tabelą 2.

Tabela 2. Spis zakresów adresów wraz z odpowiadającymi im układami docelowymi.

RAM	0x0000 – 0x1FFF
ACIA	0x4000 – 0x4003
ROM	0x8000 – 0xFFFF

Konfiguracja ta jest wymuszona przez budowę samego mikroprocesora, albowiem wektory przerwań (0xFFFFA – 0xFFFFF) bezwzględnie są zobowiązane należeć do przestrzeni pamięci programu. Ponadto strona zerowa (0x00 – 0xFF) wraz ze stosem (0x100 – 0x1FF) stanowią część pamięci danych. W przeciwnym scenariuszu powrót z procedur i przerwań byłby niemożliwy. Zakresy adresów pominięte w tabeli uważa się za **zabronione**.

Dla obu układów bramek maksymalny czas propagacji wynosi $t_p = 22$ ns. W przypadku części dekodujących RAM oraz ACIA liczba łańcuchowo połączonych bramek jest równa 2, z łącznym maksymalnym czasem propagacji $t_p = 44$ ns. Jest to akceptowalny wynik, niewpływający na stabilność systemu.

Wyjścia dekodera, podobnie jak innych modułów, są podłączone do złącza debugowania (J5). Niewykorzystane bramki U5E i U5F podpięto w taki sposób, aby uprościć prowadzenie ścieżek na płycie drukowanej.

Złącza debugowania

W ramach poszerzonej interakcji z komputerem zagwarantowano, wcześniej wymienione, złącza debugowania. Co więcej, dodano parę złącz dla pól masowych. Pełną listę prezentuje Tabela 3.


Tabela 3. Spis portów debugowania wraz z liniami sygnałowymi.

A	GND	ACIA	ROM	RAM			
B	RESET	PH2		PH0		R/W	
C	GND	RDY	PH1	IRQ		NMI	SYNC
D	RTS	GND	TXD	DTR	RXD		
Zasilanie	V _{IN}				V _{OUT}		
GND	GND						
GND	GND						

Właściwości fizyczne

Płytką drukowana

Model komputera zrealizowano na dwuwarstwowej płytce drukowanej o wymiarach 135 x 150 x 1.6 mm, na bazie materiału FR-4, z wykończeniem HASL (ołowianym). Kolor laminatu ustawiono na czarny z białym nadrukiem. Produkcję zlecono zewnętrznemu wykonawcy. Wybrane parametry złagodziły koszt zamówienia, czyniąc projekt bardziej przyziemnym.




Rysunek 1. Zdjęcie podglądowe górnej warstwy PCB na stronie internetowej producenta.

Obie strony płytki wypełniono polami masowymi, dla zapewnienia integralności sygnałów oraz zwiększenia potencjału oddawania ciepła. Ku drugiemu z powodów wprowadzono także ponadprzeciętną liczbę przelotek, z naciskiem na okolice stabilizatora liniowego.

Płytkę wyposażono w cztery otwory montażowe rozmiaru M3, umożliwiające przytwierdzenie do obudowy.

Komponenty

Przy tworzeniu projektu i doborze części dążono do jak najobszerniejszego wykorzystania elementów przewlekanych (THT), z rastrem 2.54 mm, aby zachować spójność stylu, jak i prostotę procesu lutowania. Wszystkie układy scalone (z pominięciem U3 i U10) osadzono w podstawkach typu DIP, oferując łatwość wymiany danego elementu. Zastosowano rezystory węglowe, osiowe. Dla kondensatorów, zarówno elektrolitycznych, jak i ceramicznych, przyjęto ponadprzeciętną rezerwę napięciową, stosując elementy dostosowane do napięć pokroju 25 V lub 50 V. Warto jednak zaznaczyć, iż wiele z tych wyborów było jednocześnie narzuconych dostępnością i ceną części.



*Rysunek 2. Zdjęcie podglądowe dolnej warstwy PCB.
Zauważalne pole masowe maksymalizuje wydajność cieplną.*

Proces lutowania

Komponenty przymocowano do płytki spoiwem lutowniczym ołowianym (Sn60Pb40), równocześnie wspomagając się topnikiem. Wykorzystano stację lutowniczą z grotem typu *wkręta*, zapewniającym przyzwoity obszar styku, z temp. roboczą 350 °C. Do czyszczenia płytki z pozostałości posiłkowano się alkoholem izopropylowym (IPA).

Przykładowe uruchomienie

Aby zaprezentować skrawek możliwości omawianego komputera wgrano, korzystając z programatora, trywialny program do pamięci ROM. Pozwala on na odczyt i zapis do wybranej komórki pamięci, a także zapętlone wyświetlenie tekstu.

Przed uruchomieniem należy jednak **skonfigurować** wybrane oprogramowanie terminala, z poziomu którego użytkownik pragnie nadawać i odbierać wiadomości (Tabela 3.).

Tabela 4. Zbiór wymaganych ustawień dla poprawnego działania programu.

Prędkość transmisji	9600 baud
Liczba bitów danych	8
Liczba bitów stopu	1
Parzystość	brak

Ukończywszy proces konfiguracji możliwym jest testowanie funkcjonalności modelu komputera, wprowadzając następujące polecenie:

```
> r1000
```

odpytujące mikroprocesor z zawartości komórki o adresie 0x1000. Przy poprawnym działaniu terminal wyświetli odpowiedź zwrotną, na przykład:

```
EF
```

Dla gruntowniejszego sprawdzenia warto nadpisać tę komórkę:

```
> w1000:AB
```

Powyższe polecenie zapisze wartość 0xAB pod wskazany adres. Trzeba wspomnieć, iż program wykazuje wrażliwość na rozmiar znaków oraz ewentualne odstępki. Dodatkowo wykorzystywana jest pewna liczba komórek pamięci RAM, której nie da się nadpisać.

W celach eksperymentalnych można pokusić się o próbę zapisu do pamięci ROM:

```
> rABCD
00
> wABCD:EE!
> rABCD
00
```

Aby wyświetlić nieskończony ciąg napisów, wystarczy wpisać:

p

W efekcie ekran terminala wypełni, zgodnie z założeniem, *ściana* tekstu:

Hello 6502 Hello 6502 Hello 6502 Hello 6502 ...

będącego nawiązaniem do popularnego *Hello World*.

Program dostępny jest pod adresem <https://github.com/aslepowronski/DARK65>.

Dokumentacje

R6502	https://www.princeton.edu/~mac412/HANDOUTS/Datasheets/6502.pdf
R6551	https://www.princeton.edu/~mac412/HANDOUTS/Datasheets/6551_acia.pdf
SG51	https://download.epson-europe.com/pub/electronics-de/quartz/sg51_531.pdf
7805	https://www.st.com/resource/en/datasheet/178.pdf
LM311	https://www.ti.com/lit/ds/symlink/lm311.pdf
74LS74	https://www.ti.com/lit/ds/symlink/sn74ls74a.pdf
74LS04	https://www.ti.com/lit/ds/symlink/sn74ls04.pdf
74LS10	https://www.ti.com/lit/ds/symlink/sn54ls10-sp.pdf
MAX232	https://www.ti.com/lit/ds/symlink/max232.pdf
AT28C256	https://ww1.microchip.com/downloads/en/DeviceDoc/doc0006.pdf
CXK5863	https://www.alldatasheet.com/datasheet-pdf/pdf/127223/SONY/CXK5863.html